Cray T3D是什么?

CrayT3D通过硬件支持四种同步机制。屏障硬件包括16个并行逻辑与树，可实现各种屏障的流水线化。当处理器到达屏障时，它必须将关联的屏障位设置为1。当所有处理器都到达屏障时，AND函数被满足，并通过硬件清除每个参与处理器的屏障位，通知它们继续。

CrayT3D提供了一个专门的寄存器集来实现获取和递增硬件。每当读取这些寄存器的内容时，它们都会自动递增。每个处理节点的内存中的预定义队列区域支持消息传递。发送消息意味着一个特殊的缓存行大小写入目标节点的队列区域。

提供原子交换寄存器以作为单独操作在寄存器和远程存储单元之间交换数据。使用预取技术可以隐藏原子交换的延迟。

该宏架构定义了如何连接并集成了并行计算机的节点，而微架构指定节点组织。主要设计目标之一是即使在始终围绕最先进的商用微处理器设计的微架构不断变化的情况下，也保持相同的宏架构。

宏架构有两个元素，即内存系统和互连网络。内存系统实现了分布式共享内存，其中多个PE可以精确寻址任何其他PE的内存。物理地址有两个组成部分，即PE编号和PE内部的偏移量。

每个PE包括16或64MB的本地DRAM。访问远程内存的延迟在1到2微秒之间变化。数据缓存驻留在Digital的21064AlphaAXP微处理器上，该微处理器采用直写、直接映射、读取分配缓存技术。